背景:
中子信号专用处理器在中子数据采集系统应用中具有很大的前景,随着数字化、信息化的发展中子信号采集系统的应用越发重要。本处理器的设计目的是实现中子信号的数据处理,通过串口总线传输给上位机。
中子信号专用处理器V1.0包括:中子信号采集卡和计算机,其中中子信号采集卡的主要器件包括ADC、FPGA等的硬件部分和串口测试软件部分。
功能技术指标
最小脉冲宽度:20ns,低电平10ns。(相临脉冲最小间隔30ns)
数据存储位数:
REAL+ACCIDENTAL——48位
ACCIDENTAL——48位
TOTAL——48位
多重性道数:256道×2(R+A,A)32位
门宽:1~250us,最小增量50ns。
预延迟:0~7.5us,最小增量50ns。
长延迟:1~4096us,最小增量0.1us。
预置测量时间:0.1~9.9×109s。
波特率:115200
硬件实物图:
不是您要的方案?
给我们留言吧,我们将为您提供定制解决方案